IBM은 최근 AI 빌딩 블록을 실현하기 위해 확장 가능한 디지털 인터페이스와 새로운 아날로그 전자 장치를 통합한 새로운 아날로그 인메모리 컴퓨팅 칩을 공개했습니다. AI 모델이 더욱 복잡해짐에 따라 이를 디지털 컴퓨터에 구현하는 것은 속도와 효율성 모두에서 상당한 병목 현상이 되었으며, IBM이 최신 개발을 통해 해결하려는 문제입니다.

 

IBM AI 아날로그 칩에는 64개의 아날로그 타일이 포함되어 있으며 각 타일은 신경망의 레이어로 사용될 수 있습니다. 사용된 이미지: IBM 제공

 

AI 모델 의 필수 구성 요소인 행렬 곱셈은 메모리 내 컴퓨팅 아키텍처를 사용하여 프로세서에서 데이터가 섞이는 것을 방지합니다. 그러나 이 기능의 속도 및 효율성 이점에도 불구하고 설계자는 설계에 충분한 다양성을 제공하기 위해 여전히 디지털 전자 장치를 통합하여 메모리 내 컴퓨팅 장치에서 무게를 조정하고 판독해야 합니다.

이 기사에서는 독자들에게 칩의 아날로그 및 디지털 전자 장치가 어떻게 작동하여 AI 배포의 효율성을 향상하는지 이해할 수 있도록 IBM의 최신 발전 사항을 살펴봅니다.

 

IBM의 칩은 일대일 행렬 수학을 수행합니다.

기존 컴퓨터 시스템의 중요한 한계는 프로세서와 메모리 간에 데이터를 전송하는 계산에 상한을 적용하는 폰 노이만 아키텍처 입니다. 수천 또는 수백만 개의 곱셈 작업이 수행되는 생성 AI 의 행렬 곱셈의 경우 이러한 제한으로 인해 상당한 지연 시간과 성능 비효율성이 발생할 수 있습니다.

 

신경망 계층 사이의 각 브리지에는 행렬 곱셈이 필요하며, 이는 대규모 네트워크에 대한 주요 컴퓨팅 요구 사항을 부과할 수 있습니다. 그러나 IBM의 아날로그 AI 칩은 이를 거의 즉시 수행합니다. 사용된 이미지는 Towards Data Science 에서 제공한 것입니다.

 

이러한 제한을 피하기 위해 IBM은 비용이 많이 드는 데이터 전송 및 곱셈 작업을 제거하기 위해 아날로그 메모리 내 컴퓨팅 접근 방식을 채택했습니다 . 메모리 저항성 요소 메시의 가중치를 프로그래밍함으로써 칩은 필요한 신호를 입력하고 아날로그 출력을 읽는 것만으로 행렬 곱셈을 수행합니다.

 

새로운 종류의 혼합 신호 AI 칩

여러 그룹에서는 복잡한 수학 연산을 수행하기 위해 아날로그 컴퓨터와 디지털 컴퓨터를 사용하는 것의 타당성을 보여주었습니다. 그러나 근본적으로 컴퓨팅 세계는 디지털을 기반으로 운영됩니다 . 아날로그 컴퓨팅은 훨씬 더 빠르게 계산을 수행할 수 있지만, 제품을 현실적으로 사용하려면 아날로그-디지털 브리지가 필요합니다.

 

IBM의 이전 세대 아날로그 AI 칩은 PCM 장치의 8x8 어레이가 매트릭스 작업을 수행할 수 있는 유사한 아키텍처를 사용합니다. arXiv 에서 사용된 이미지입니다 . (확대하려면 이미지를 클릭하세요)

 

IBM은 64개의 "타일"로 구성된 새로운 칩을 이 브리지에 제공하는 것을 목표로 하며 , 각 타일에는 256 x 256 배열의 상변화 메모리 시냅스 단위 셀이 포함되어 있습니다. 각 셀에는 프로그래밍 시 필요한 스케일링 및 활성화를 수행하는 아날로그-디지털 변환기와 디지털 처리 장치가 포함되어 있습니다.

칩 자체는 CIFAR-10 이미지 데이터 세트에서 92.81%의 정확도를 보여 고품질 신경망 작업을 수행할 수 있음을 보여줍니다. 또한 처리량은 63.1TOPs, 에너지 효율은 최대 9.76TOPs/W로 높아 컴퓨팅 성능뿐만 아니라 기기의 에너지 효율성도 입증했다.