최근 몇 년 동안 CPU "핵 전쟁"이 심화됨에 따라 메모리 시스템에 대한 요구 사항이 지속적으로 증가하고 있습니다. 서버 시스템의 일반적인 8 채널 메모리는 현재 울트라 멀티 코어 프로세서의 요구 사항을 충족하기 어렵습니다. 단일 코어가 얻을 수있는 메모리 대역폭을 늘리려면 메모리 시스템의 총 대역폭을 계속 늘려야합니다. 그러나 이제 인기있는 DDR4가 병목 현상을 일으키고 있으며, 메모리 시스템 개발을 계속 촉진하려면 차세대 메모리 표준이 필요합니다. 지난주 JEDEC 조직은 마침내 DDR5 메모리 표준을 공식 발표했으며, 차세대 DDR 메모리 표준으로 업계에서 차세대 범용 메모리 표준으로 인정 받아야합니다. DDR 메모리 제품군은 항상 지속적으로 개발되어 왔으며, 새로운 세대는 일반적으로 이전 세대를 기반으로 개발되었으며 많은 기능을 계승했습니다. 그렇다면 장시간 지연된 DDR5 (JEDEC은 원래 2018 년에 DDR5 표준을 출시 할 계획 이었음)와 현재 DDR4의 차이점은 무엇입니까? 주요 개선 사항은 무엇입니까? 이 기사는 이러한 질문에 대한 포괄적 인 답변을 제공합니다.

16 비트 프리 페칭으로 더 높은 등가 주파수 및 대역폭 제공

PC에서 일반적으로 사용되는 DDR, 모바일 단말기에서 일반적으로 사용되는 LPDDR, 그래픽 카드에서 일반적으로 사용되는 GDDR 등 각 세대의 메모리 표준 간의 가장 큰 차이점은 전송 속도가 상당히 다르다는 것입니다. DDR 제품군을 예로 들어 보겠습니다. JEDEC은 JEDEC에서 규정합니다. 표준 중 DDR 표준의 최고 대역폭은 3200MB / s (DDR-400)이며 DDR2 (DDR2-400)의 시작 대역폭은 이미이 수치입니다.

여전히 인상적이라면 JEDEC에서 공식화 한 인접한 두 DDR 표준이 일부 사양에서 겹칠 것입니다. 예를 들어 DDR2 표준에는 DDR2-800이 있고 DDR3도 DDR3 표준 인 DDR3-800으로 시작합니다. DDR3-1600, DDR3-1866 및 DDR3-2133은 일련의 기능에서 DDR4의 시작 표준과 겹칩니다. 그러나 DDR5의 경우 JEDEC는 훨씬 더 급진적 인 시작 사양을 원합니다.

JEDEC에 따르면 DDR5의 초기 전송 속도는 4800MT / s에 달할 것입니다. 즉, DDR5-4800이 DDR5의 시작점이 될 것이며, 이는 DDR5가 처음에 DDR4보다 50 % 더 높은 전송 주파수를 가질 수 있도록합니다. 그러나 모든 사람들은 메모리 입자의 주파수가 개선하기가 쉽지 않다는 것을 알고 있습니다. 예를 들어 현재 DDR4-3200 메모리, 코어 주파수는 실제로 400MHz에 불과합니다. 그렇다면 기존의 저 코어 주파수에서 등가 전송률을 높이는 방법은 무엇입니까? 그런 다음 다시 DDR 메모리 데이터 사전 읽기의 특성 중 하나를 찾으십시오.

DDR 메모리는 클럭 사이클의 상승과 하강 동안 데이터를 전송할 수 있으며, 물론 메모리는 데이터 전송을 미리 준비해야합니다. 1 세대 DDR의 경우 2 비트 데이터 프리 페치 너비 만 있으며 DDR2에서는이 너비가 4 비트로 두 배가되고 DDR3은 8 비트가됩니다. DDR4는 주로 동일한 주파수를 높이기 위해 칩의 코어 주파수를 증가시킴으로써 DDR3의 8 비트 프리 페치 폭을 계속합니다. DDR5에 의해 코어 주파수는 상당히 높은 수준으로 밀렸습니다. 메모리 등가 주파수를 계속 증가 시키려면 , 데이터 프리 페치 너비를 다시 두 배로 늘려야합니다. DDR5에서는 클럭주기마다 16 비트 데이터가 프리 페치되어 등가 주파수가 8x에서 16x로 변경되고 코어 주파수가 400MHz 일 때 DDR5 메모리의 등가 주파수는 DDR4보다 높습니다. 두 배가되어 DDR5-6400의 높이에 도달했습니다. 이는 JEDEC 사양에서 DDR5 메모리의 주파수 상한이기도합니다.

신호 순도를 개선하는 데 도움이되는 의사 결정 피드백 이퀄라이저 소개

DDR5의 등가 주파수가 매우 높기 때문에 회로에 대한 요구 사항이 자연스럽게 더 높은 수준으로 올라 갔기 때문에 JEDEC는 결정 피드백 이퀄라이저를 도입하기로 결정했습니다. 이러한 종류의 이퀄라이저는 고속 데이터 전송 시스템에서 매우 광범위한 응용 분야를 가지고 있으며 전송 신호의 순도를 보장하고 DDR5 메모리의 요구를 충족시킬 수 있습니다.

세분화 된 채널로 더 나은 메모리 운영 유연성 제공

프리 페치 비트 폭을 두 배로 늘리는 것이 정상적인 작업 인 경우 단일 DIMM을 두 개의 하위 채널로 나누는 변경은 다소 급진적이며, 특히 단일 DIMM을 두 개의 작은 채널로 나눕니다. 원래 각 DIMM에는 64 비트 데이터 채널이 하나만 있었지만 이제 전체 데이터 너비는 변경되지 않았지만 두 개의 32 비트 하위 채널로 구성됩니다.

위의 그림은 실제로 ECC를 지원하는 DDR5 메모리의 개략도이며 일반 DDR5 메모리라면 각 채널의 폭은 32 비트가됩니다.

서로 독립적 인 두 개의 하위 채널이 동시에 데이터 읽기 및 쓰기 작업을 수행 할 수 있으므로 메모리 작업의 유연성이 크게 향상됩니다. 실제로 이러한 변화는 GDDR 시리즈 메모리에서 이미 나타났습니다 .GDDR6에서 ​​서브 채널 분할의 이점을 확인하고 JEDEC에서 DDR5에 도입 한 것일 수 있습니다. 그러나 단일 메모리의 전체 너비가 변경되지 않았기 때문에이 기능은 대역폭 인덱스에 거의 영향을 미치지 않지만 일부 시나리오에서는 서로 다른 작업을 수행 할 수있는 두 개의 하위 채널이 상당한 성능 향상을 가져옵니다.

더 많은 은행 그룹 지원

뱅크 그룹은 DDR4에서 JEDEC가 도입 한 새로운 기능으로, 여러 DRAM 뱅크를 결합하여 그룹을 형성하여 읽기 및 쓰기 명령의 효율성을 높이고 성능을 향상시킬 수 있습니다. DDR5는이 부분을 업그레이드하면서이 설계를 계속합니다. 단일 DIMM은 이제 최대 8 개의 뱅크 그룹을 가질 수 있으므로 메모리 순차 읽기 및 쓰기 성능 저하 문제를 줄이는 데 도움이됩니다.

더 큰 용량 준비

속도 외에도 메모리 시스템을위한 용량도 필요합니다. 현재 민간인 사용을위한 최대 단일 UDIMM은 32GB에 불과합니다. 단일 메모리 칩의 크기는 16Gb에 불과하기 때문입니다. JEDEC의 DDR4 사양에서 단일 메모리 다이의 최대 용량은 16Gb입니다. 당연히 DDR5는이 한계를 높여야합니다. 단일 다이의 용량을 64Gb까지 높일 수 있습니다. 업계는 여전히이 목표에서 일정 거리에 있습니다. 단일 다이의 용량을 64Gb로 업그레이드하면 양면 UDIMM이 128GB를 달성 할 수 있고 레지스터가있는 RDIMM이 훨씬 더 높으며 계획된 LRDIMM도 단일 2TB의 높이에 도달 할 수 있습니다.

메모리 파티클 처리가 느리기 때문에 DDR5 메모리의 용량 증가는 속도만큼 분명하지 않을 것입니다. 단시간에 사용할 수있는 가장 높은 메모리 다이는 16Gb에 불과합니다.

온보드 전압 조정기 및 전력 관리 IC

DDR5는 DDR4 시대의 1.2V 표준에서 1.1V로 전압을 낮출뿐만 아니라 전원 공급 장치 모드를 크게 조정합니다. 과거에는 전원 공급 장치의 DIMM 부분이 마더 보드를 직접 담당했으며 공급되는 전압의 양은 마더 보드에 의해 완전히 결정되었습니다. DDR5에서 DIMM 전압 조정은 더 이상 마더 보드의 문제가 아니지만 DDR5 메모리 자체가 관리합니다.

전압 조정기가 DDR5 메모리에 추가되고 전원 관리 칩 (PMIC)이 전체 DIMM의 전원 상태를 관리하는 데 사용됩니다. 왜 이렇게 하시겠습니까? 하나는 메모리가 더 안정적으로 작동하도록 더 나은 전원 공급 환경을 제공하는 것입니다 .DDR5 메모리는 더 빠른 속도와 더 큰 용량의 전원 공급 장치 순도에 대한 요구 사항이 더 높습니다. 다른 하나는 마더 보드 설계의 복잡성을 줄이고 마더 보드 비용을 줄이는 것입니다.

핀 수는 변경되지 않았고 정의도 변경되었습니다.

DDR5에는 여전히 288 개의 접점 핀이 있지만 정의가 많이 변경되었습니다.

서브 채널 설계와 일치시키기 위해 DDR5에는 원래 다른 용도로 사용되었던 핀을 이동해야하는 2 개의 40 비트 데이터 핀이 있습니다. 위 그림에서 볼 수 있듯이 원래 중앙 24 핀을 차지했던 명령 및 주소 신호 핀은 2 개의 7 핀 제어 신호 핀으로 대체되었으며 각 하위 채널은 일련의 제어 핀을 차지합니다. 명령 / 제어 버스가 변경된 후에는 관련 메모리 작동 명령과 같은 많은 해당 항목이 그에 따라 수정되어야하며, 이로 인해 DDR5 메모리 컨트롤러가 원래의 것보다 훨씬 더 복잡해집니다.

또한 사진에서 DDR5에는 DDR4 시대에는 사용할 수 없었던 온도 센서가 내장되어 있음을 알 수 있습니다.

언제 올까요?

주요 DRAM 칩 공급 업체는 이미 DDR5 메모리를 시장에 출시 할 준비를하고 있습니다. 마이크론은 이미 작년에 DDR5 메모리 개발 보드를 시연했으며 SK 하이닉스도 앞서 DDR5 메모리 샘플을 선보였으며 표준 전압 인 1.1V에서 DDR5 메모리의 주파수를 높일 것이라고 선언했다. 8400까지.

메모리 제조업체는 새로운 메모리를 열망해야하며 세대는 확실히 새로운 메모리에 대한 상당한 수요를 가질 것이지만 현재 문제는 당분간 DDR5를 지원하는 프로세서가 없다는 것입니다. DDR5 메모리를 완전히 대중화하려면 완성 된 메모리 제품 외에도 CPU 지원이 필요합니다.

CPU의 후속 속도는 예상보다 빠르지 않습니다. x86 측면에서만 AMD는 Zen 4 세대에 DDR5에 대한 지원을 도입해야하지만 DDR4 지원을 유지할 가능성이 있습니다. Zen 4의 데스크탑 버전은 DDR5 지원을 여는 것은 아직 알려지지 않았습니다. 인텔은 Ice Lake-SP의 차세대 서버 플랫폼 인 Sapphire Rapids에 DDR5 메모리 지원을 도입 할 예정이지만 소비자 수준의 상황은 알려지지 않았습니다.

Zen 4는 조만간 2021 년까지 출시되지 않을 예정이며 Sapphire Rapids도 마찬가지입니다. 메모리 요구 사항이 높은 서버 플랫폼에서 DDR5를 완벽하게 지원하려면 1 년 이상 걸릴 것이므로 소비자 플랫폼에서 살펴보아야합니다. DDR5 메모리가 대중화 되려면 최소 2 ~ 3 년이 걸립니다.

요약 : 새로운 수준

DDR5는 새로운 차원의 DDR 메모리입니다. 대역폭이 크게 증가한 뒤에는 여러 가지 미묘한 개선이 있습니다. JEDEC는 현재와 미래의 데이터 폭발에 적응하기 위해이 메모리의 잠재력을 여전히 모색하고 있습니다. 지난 몇 년 동안 HBM 메모리가 초고 대역폭으로 인해 많은 곳에서 각광을 받고 있음을 확인했지만 HBM의 높은 비용이 개발 전망을 제한하고 운명을 맞이하게 된 것은 부인할 수 없습니다. 일부 특정 제품이 적용됩니다. DDR5는 훨씬 더 일반적이며 대부분의 컴퓨터 시스템에서 여전히 선호되는 메모리 사양이며 대역폭과 용량이 이전 세대에 비해 크게 향상됩니다.

DDR5는 초기 단계에서 주로 데이터 센터와 서버를 공급해야하며 일반 사용자의 경우 DDR4 메모리를 2 ~ 3 년 동안 계속 사용할 것입니다. 소비자 수준의 메모리 성능 요구 사항은 새 메모리로 교체 할만큼 시급하지 않습니다. 또한 제조업체는 계속해서 DDR4 메모리의 주파수를 늘리면 소비자 수준에서 DDR5의 인기도 어느 정도 느려질 것입니다. 향후 2 년 내에 있어야합니다. DDR4에서 DDR5 로의 전환 기간은 중국에서 시작되었지만이 전환에는 오랜 시간이 걸립니다.