국제 메모리 워크숍 2023에서 삼성이 설명한 3D 낸드 플래시 메모리 기술의 동향입니다.

우선 현재 주요 낸드 플래시 메모리 회사들의 공정과 적층 수입니다. 

각 회사들의 핵심 기술과 그 스펙입니다. 삼성만 128단부터 싱글 스택을 쓰다가 176단(7세대)에서 셀 스택을 2개로 분할했고, 다른 회사들은 4세대, 늦어도 6세대인 64단부터 128단 사이에서 셀 스택을 2개로 나눴습니다. 삼성은 주변 회로와 메모리 셀 어레이를 겹치는 방법을 176단에서 처음 쓰기도 했습니다. 다른 회사들보다 도입이 늦은 편입니다. 버틸만큼 버티다가 넘어간 걸 기술이라고 볼 수도 있겠지만요.

삼성이 3D 낸드를 처음 상품화한 건 2013년으로 24단이었습니다. 지금은 236단까지 올라간 회사도 있으니 10년 동안 10개가 늘어난 것입니다. 3D 낸드 회사들은 8세대를 최다 236단으로 칩니다. 

삼성의 8세대 낸드에서는 메모리 스루 홀(필러)를 형성하는 초 고 종횡비 에칭에 저온 프로세스를 도입해, 수직 방향의 에칭 속도를 기존의 고온 공정보다 1.5배로 높였습니다. 이를 통해 236단을 실현할 수 있었다고 합니다. 저온에서 저분자 에칭 가스를 써서 측벽 에칭을 방지하는 고분자막을 얇게 만들고, 보다 많은 에칭 가스 분자를 공급할 수 있었습니다. 

앞으로는 수직직이 아니라 수평 방향으로 밀도를 높이려는 시도를 하고 있습니다. 회생 에칭의 홈(트렌치, 슬릿)의 간격을 9개에서 더 넓히는 방법이 대표적입니다. 그리고 메모리 스루 홀의 종횡비 증가를 낮추기 위해 워드 라인을 가능한 얇게 만듭니다. 하지만 워드라인이 얇아지만 인접한 셀 사이에서 전하 누설이 일어나기 쉬워집니다. 그래서 전하 포획 영역을 셀마다 분리합니다. 

이를 위해 전하 포획막을 강유전체막으로 대신하는 방법이 도입됩니다. 강유전체 막의 분극 반전을 대이터 재기록에 사용하며, 전하 주입을 쓰는 기존의 방식보다 재기록에 필요한 전압이 낮습니다. 그리고 분극에선 전하 누설이 나오지 않습니다. 

실리콘 다이 레이아웃도 해결해야 할 문제가 있습니다. CMOS 주변 회로에 메모리 셀 어레이를 적층하면 실리콘의 면적은 줄일 수 있어도 적층 과정 중에 주변 회로가 고온에 노출됩니다. 예전에는 미세 공정을 쓰지 않아 어느 정도 고온을 버틸 수 있었으나, 주변 회로의 미세화가 이루어지지 않으니 플래시 메모리의 고속 동작을 방해하게 됩니다. 그래서 CMOS 주변 회로와 메모리 셀 어레이를 다른 웨이퍼에 만들어 이 두개를 합칠 수밖에 없습니다. 물론 제조 비용은 오릅니다. 

https://pc.watch.impress.co.jp/docs/column/semicon/1503256.html