TSMC의 CEO는 N2 노드가 처음 계획했던대로 GAA 트랜지스터를 사용한다고 밝혔습니다. 또 개구율 0.33의 기존 EUV 리소그래피 장비를 씁니다. 2024년 말에 시험 생산에 들어가 2025년 말에 대량 생산, 2026년에 첫 제품이 나옵니다. 

TSMC의 신기술 개발은 계속해서 느려지고 있습니다. 특히 N2의 경우 언제 나올 것인지 정확하게 밝히지 않았습니다. TSMC의 GAA 도입은 삼성보다 늦지만, 이게 양산을 시작하면 최고 수준의 공정 기술이 될 것이라 보입니다. 

삼성은 올해부터 3nm 공정에 3GAE(3nm gate-all-around early)를 도입합니다. 초기 노드이기에 회사 내부에서만 사용합니다. 인텔은 2024년 20A 공정이 리본 FET(GAA의 일종)을 도입하며 2025년에는 신형 노광기로 0.55의 개구율을 확보한 새 EUV 공정을 씁니다. 이에 비해 TSMC의 움직임은 매우 신중해 보입니다.  

TSMC는 1위니까 실수했다가 실패하면 부담이 크겠고, 인텔이나 삼성은 뒤쳐져 있는 현 상황을 따라 잡으려면 좀 더 급진적인 목표를 세울 수밖에 없다고 판단한 듯 합니다. 

https://www.tomshardware.com/news/tsmc-2nm-chips-to-be-available-in-2026